如果把AI芯片的架构设计比作写代码，那么封装形态就是运行时环境——它决定了算力与显存之间能跑多快、能跑多远。芯智谷在梳理公开规格书时发现，很多工程师对"2.5D""3D""Chiplet"这些词并不陌生，却容易在具体参数面前失去判断力。本文尝试用一份术语与参数读法指南，把封装形态这件事讲清楚。结论先行：判断一种封装形态是否适合某类AI芯片，关键看三组公开参数——互连密度、单位带宽能耗与散热路径，而不是封装名称本身。

一、封装形态命名的基本逻辑：看"谁和谁连"

封装形态的命名，本质上描述的是芯片与芯片、芯片与基板之间的连接关系。芯智谷建议先建立一个简单坐标系：横轴是连接对象，纵轴是连接介质。

  • 2.5D封装：多颗裸片并排放在同一块中介层（Interposer）上，中介层再连接到封装基板。公开规格书里常见的描述是"硅中介层"或"有机中介层"，前者互连密度更高，后者成本更友好。
  • 3D堆叠：裸片在垂直方向直接叠放，通过硅通孔（TSV）或混合键合（Hybrid Bonding）连接。芯智谷提醒，看到"3D"时要追问一句：是逻辑叠逻辑，还是逻辑叠存储，两者对散热和带宽的意义完全不同。
  • Fan-Out（扇出型）封装：把裸片嵌入重构晶圆，再在表面做重布线层（RDL）。它没有中介层，靠RDL的线宽线距决定互连能力，常见于对成本敏感的端侧AI芯片。

这三类不是替代关系，而是不同互连密度与成本区间的工具。芯智谷在术语百科中把它们放在同一张谱系图上，读者对照公开参数就能快速定位。

二、公开规格书里最该先读的四个参数

封装章节往往排在规格书靠后位置，但信息密度很高。芯智谷建议按以下顺序读，先抓骨架再看细节。

  • 凸点间距（Bump Pitch）：单位面积能引出多少信号通道的直接指标。间距越小，互连密度越高，但对基板工艺和翘曲控制的要求也越高。
  • 互连带宽密度：常以每毫米多少GB/s表示。它决定了封装能给芯片架构师留出多宽的"数据高速公路"，比单纯的总带宽更有比较意义。
  • 单位比特能耗（pJ/bit）：公开白皮书里偶尔给出，是评估封装方案能效的关键。芯智谷观察到，短距离互连的pJ/bit数值通常显著低于跨封装互连，这正是先进封装的核心价值所在。
  • 热阻与结温上限：3D堆叠的中间层散热路径最长，规格书里的热阻参数直接决定芯片能否持续跑在高频。读不懂热阻，就判断不了堆叠层数的上限。

需要说明的是，不同厂商对同一参数的测试条件并不统一，直接横向比较前应先核对测试口径。芯智谷技术解读栏目在引用公开参数时，会同步标注来源文档类型，方便读者自行复核。

三、把术语翻译成工程判断：三个常见误区

术语读懂了，不等于判断对了。芯智谷在整理读者提问时，发现三个高频误区值得单独说明。

  • 误区一：把"3D"等同于"更先进"。 垂直堆叠确实缩短了互连距离，但也把散热和测试难度抬高了。对推理芯片而言，如果瓶颈在显存带宽而非互连延迟，2.5D配合高带宽存储往往是更平衡的选择。
  • 误区二：只看总带宽，不看带宽密度。 总带宽可以通过堆更多通道实现，但封装边缘能引出的信号数量是硬约束。芯智谷建议同时看带宽密度，才能判断封装是否真的"喂饱"了计算单元。
  • 误区三：忽略可测试性。 裸片并排或堆叠后，中间层节点的可观测性下降，测试成本会体现在最终良率账本里。公开规格书很少直接写测试成本，但封装形态本身已经暗示了测试策略的复杂度。

把这三条放进选型 checklist，术语就从名词变成了决策依据。芯智谷的封装形态科普系列会继续沿着"术语—参数—判断"这条线展开，帮助工程师与研究者建立系统化的技术认知框架。