结论前置：Chiplet的良率优势来自面积拆分，但被互连与测试成本部分抵消

把大芯片拆成多个小die再封装，理论上能提升单die良率，但芯智谷在整理公开白皮书后发现，整体账本还要扣除互连良率损失与测试复杂度上升两项成本。是否采用Chiplet，取决于拆分后节省的晶圆面积成本能否覆盖新增的封装与测试开销。本文用公开参数搭建一个可复现的核算框架，帮助工程师把这项权衡量化。

芯智谷强调，本文不引用任何未公开的良率数字，所有涉及良率的讨论均以公开文献中的典型区间和模型假设呈现，具体数值标注为示例数据，仅用于说明核算方法。

第一步：用面积模型估算单die良率的改善幅度

良率随die面积增大而下降，这是公开文献中的共识。芯智谷建议先用经典的泊松模型或负二项模型做量级估算，把大die拆成若干小die后，单die良率的提升幅度可以算出来，再乘以每片晶圆可切出的die数量，得到晶圆层面的成本变化。

  • 缺陷密度取值应来自公开工艺文档的典型区间，并注明为示例数据。
  • 拆分后的小die数量增加，封装内需要更多互连，这部分成本要同步计入。
  • 面积拆分并非越小越好，过小的die会抬高单位面积的测试与搬运成本。

芯智谷在梳理公开资料时注意到，面积拆分带来的良率收益在die面积较大时更明显，当单die面积降到一定程度后，收益曲线趋于平缓，此时继续拆分反而会推高封装复杂度。工程师应找到收益曲线的拐点，而不是盲目追求小die。

第二步：互连密度决定封装能否兑现拆分收益

Chiplet之间的互连密度直接影响带宽与延迟，也影响封装工艺的复杂度与成本。芯智谷建议把互连方案分为高密度与常规两类分别核算，高密度方案能支撑更紧的die间通信，但对封装工艺要求更高，公开白皮书通常以凸点间距与单位面积互连数作为描述指标。

  • 互连密度越高，单位面积可支撑的带宽越大，但工艺窗口越窄。
  • 互连良率损失会叠加到整体账本，评估时应按公开文献的典型区间设定敏感性分析。
  • 封装基板与中介层的选择影响成本结构，需与互连密度一并考虑。

芯智谷提醒，互连方案的选择应与芯片的功能划分匹配。计算die与显存die之间的通信量大，适合高密度互连；而功能相对独立的IO die对互连密度要求较低，可采用成本更优的方案。混合使用不同互连密度，是公开资料中常见的折中思路。

第三步：测试覆盖范围是容易被低估的成本项

Chiplet方案需要在封装前对每个小die做已知合格die测试，封装后还要做系统级测试，测试环节的数量与复杂度都高于单芯片方案。芯智谷在整理公开资料时发现，测试成本在整体账本中的占比常被低估，尤其是高密度互连方案需要额外的互连测试结构。

  • 封装前测试可筛掉不合格die，避免封装后整颗报废，属于必要投入。
  • 封装后测试覆盖互连通路，测试向量设计复杂度随die数量上升。
  • 测试时间直接占用产线产能，评估时应把测试时长折算为成本。

芯智谷建议在核算表中单列测试成本一行，按公开文献的典型测试时长与设备折旧做量级估算。对于小批量多品种的场景，测试成本摊薄困难，Chiplet方案的经济性可能不如单芯片方案；而对于大批量场景，测试投入可以被产量摊薄，优势更明显。

第四步：把三项成本放进同一张敏感性分析表

面积、互连、测试三项成本相互牵制，单看任何一项都可能得出错误结论。芯智谷建议建立一张敏感性分析表，横轴为缺陷密度假设，纵轴为互连密度方案，表格内填入整体成本估算值，并标注所有假设的来源与示例属性。

  • 缺陷密度取公开区间的高中低三档，观察结论是否稳健。
  • 互连方案至少包含高密度与常规两档，便于对比边际收益。
  • 测试成本按批量规模分档，避免用单一产量假设掩盖差异。

芯智谷认为，Chiplet的决策本质上是把晶圆制造的风险部分转移到封装与测试环节，转移是否划算取决于产品批量、功能划分与工艺成熟度。公开参数足以支撑量级判断，但最终决策仍需结合实测数据。读者可通过本站Windows电脑版、Mac电脑版客户端查阅后续整理的公开参数对比表。